CLIPPEDIMAGE= JP361059762A

PAT-NO: JP361059762A

DOCUMENT-IDENTIFIER: JP 61059762 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: March 27, 1986

INVENTOR-INFORMATION:

NAME

ASAMI, FUMITAKA

ASSIGNEE-INFORMATION:

NAME

FUJITSU LTD

COUNTRY

N/A

APPL-NO: JP59181081

APPL-DATE: August 30, 1984

INT-CL (IPC): H01L025/04

ABSTRACT:

PURPOSE: To improve yield by dividing LSI into two portions of a high voltage resistance chip and an ordinary chip.

CONSTITUTION: A high voltage resistance chip 1 is loaded on a package 10, an ordinary chip 6 is loaded thereon on the phase-up basis, and both chips 1, 6 are connected with pads 5, 8. The pads 4 in the periphery of chip 1 and interval leads 11 metallized to the package 10 are bonded by wires 13. The internal lead 11 is connected to external lead 12 of package. A low voltage regulator circuit is formed on the chip 1 and it is used as the power source of chip 6.

COPYRIGHT: (C) 1986, JPO&Japio

BEST AVAILABLE COPY

02/22/2003, EAST Version: 1.03.0002

® 日本国特許庁(JP)

⑪特許出願公開

⑩ 公開特許公報(A) 昭61-59762

@Int_Cl.4

識別記号

庁内整理番号

④公開 昭和61年(1986)3月27日

H 01 L 25/04

7638-5F

審査請求 未請求 発明の数 1 (全3頁)

会発明の名称 半導体装置

> 願 昭59-181081 の特

❷出 願 昭59(1984)8月30日

浅 見 文 孝 砂発 明 者 富士通株式会社 勿出 願 人

川崎市中原区上小田中1015番地 富士通株式会社内

川崎市中原区上小田中1015番地

弁理士 松岡 宏四郎 の代 理 人

1. 発明の名称

半導体装置

2. 特許請求の範囲

(1) 2個の半導体チップが結線されてなり、第1の 半導体チップには入出力回路が、第2の半導体チ ップには入出力回路以外の回路が形成され、該入 出力回路の耐圧が該入出力回路以外の回路より高 いことを特徴とする半導体装置。

(2)前記第1の半導体チップには、入出力回路とし てレベル変換回路と、前記第2の半導体チップ用 の電源としての低電圧用レギュレーク回路とが形 成されていることを特徴とする特許請求の範囲第 1 項記載の半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半退体チップの上に半退体チップを搭 載してなる Chip on Chip の半導体装置に係り、 高耐圧の人出力をもったチップの上に、低電圧の 通常レベルの論理回路を形成したチップを敬せて、 両方のチップをレベル変換回路と低電圧用レギュ レータ回路を通じて結線した構成に関する。

大規模集積回路(LSI)の高機能化、高集積 化により、近年各種機能の回路を同一LSI内に 構成する場合が多くなってきた。例えばCMOS とTTL、またはアナログとCMOSのディジタ ル、さらにインタフェイス回路を設けてCMOS とECL等の構成を有するLSIの要求に対し、 同一チップ内に構成することは困難である。無理 をして強行しても製造工程上、またその歩留りの 上からも極めて不利である。

従って回路機能別に独立のチップを用いれば、 それぞれに最適なプロセスが適用でき、各機能毎 の特徴が生かせることになり、そのため2チップ よりなる所謂 Chip on Chip のLSIが検討され るようになった。

近年、プラズマ表示装置や、螢光表示管や、各 種プリンタのハンマ等を直接駆動する高耐圧LS Ⅰの需要が多くなり、 この場合も、LSIの製 造歩留り上、また信頼性上高耐圧部と低圧部を 2

チップに分けた構成のLSIが望まれる。 <u> 室前が外末はたわ</u>。 【従来の技術と問題点】

前記用途の高耐圧LSIの耐圧は20~30 V、あるいはそれ以上が要求される。この場合高耐圧素子だけでなく、内部論理回路まで線幅の大きい設計ルールを適用しなければならず、従って集積度が低下する。

(問題点を解決するための手段)

上記問題点の解決は、2個の半導体チップが結 線されてなり、第1の半導体チップには入出力回 路が、第2の半導体チップには入出力回路以外の 回路が形成され、該入出力回路の耐圧が該入出力 回路以外の回路より高い本発明による半導体装置 により達成される。

さらに前記第1の半退体チップには、人出力回路としてレベル変換回路と、前記第2の半退体チップ用の電源としての低電圧用レギュレータ回路とが形成されていることにより、一層有効な手段が得られる。

(作用)

ータ3を配設し、その外間にはパッケージに接続 するパッド4、内間には上側チップに接続するパッド5を設ける。

6 は上側チップで、内部論理回路 7 を配設し、 その外間には下側チップに接続するパッド 8 を設 ける。

ワイヤ 9 により、パッド 5 . 8 間がポンディン グされて、上下のチップが結線される。

第2図は本発明の実施例を示すしSIをパッケージに組み込んだ断面図である。

第3図はレベル変換回路2の論理回路図である。 図は3段のインバータ回路を示し、CMOSで 低電圧の論理 L S I (5 V 用等)を形成した上側チップを、高耐圧の人出力をもった下側チップの上に載せる。このとき高耐圧の下側チップ上には低電圧用のレギュレータ回路を作っておき、上側のチップの電源とする。

下側のチップは、上側のチップからの信号レベルをレベル変換して外部とのやりとりを行う。従って外部から見ると高耐圧のLSIとなる。

また下側のチップは大きくなるが、アクティブ 領域はチップの周辺のみでそれほど大きくなく、 歩留りの低下をきたさない。

上側のチップの内部論理回路は低圧の通常の L S 1 を使えるため、高耐圧で作るより小さくなり、 従って歩留りも良く高集積化が可能となる。

(実施例)

第1図は本発明の実施例を示すしSIの平面図である。

図において、1は下側の高耐圧チップで、その 中央部に上側チップを載せるスペースをあけて、 周辺部にレベル変換回路 2 と、低電圧用レギュレ

構成する場合は、例えば高電源電圧を20 V 、低電源電圧を5 V とすれば、低電源電圧より高電源電圧を20 V にした変換する場合は各段の電源電圧を20 V にしたしまい値電圧を2.5、10、10 V にすればよい。また反対に高電源電圧より低電源電圧に変換する場合は各段の電源電圧を20、5、5 V にし、しきい値電圧を10、2、5、2、5、2、5 V にすればよい。

インパータ回路はCMOSの代わりにパイポー ラで構成してもよい。

実施例では両チップの結線をパッド 5. 8間の ポンディングで行ったが、バンプ(配線層の隆起 部)、ビームリードで行ってもよい。

また実施例では、パッケージはセラミックを用 いたが、モールドでもよい。

(発明の効果)

以上説明したように本発明によれば、LSIを 高耐圧チップと通常のチップとに2分することに より、内部論理は通常の高集積のLSIをそのま ま用いて、高耐圧用のLSIを高集積に歩留り良 く得ることができる。

4. 図面の簡単な説明

第1図は本発明の実施例を示すしSIの平面図、 第2図は本発明の実施例を示すしSIをパッケ

- ジに組み込んだ断面図、

第3図はレベル変換回路の論理回路図である。 図において、

1は下側の高耐圧チップ、

2 はレベル変換回路、

3 は低電圧用レギュレータ、

4と5と8はパッド、

6 は上側チップ、

7 は内部論理回路、

9と13はワイヤ、

10はパッケージ、

11は内部リード、

12は外部リード、

14は蓋

を示す。

代理人 弁理士 松岡宏四郎 巨藝



